| 証明: | Original Parts |
|---|---|
| モデル番号: | I5-520M SLBU3 |
| 最小注文数量: | 1 部分 |
| 価格: | Negotiation |
| パッケージの詳細: | 10cm x 10cm x 5cm |
| 受渡し時間: | 3-5 日 |
| 支払条件: | T/T、PayPal、ウェスタン・ユニオン、条件付捺印証書および他 |
| 供給の能力: | 1ヶ月あたりの500-2000pcs |
| 品目番号: | I5-520M | プロダクト シリーズ: | 遺産の中心I5プロセッサ |
|---|---|---|---|
| 記号名: | 以前プロダクトArrandale | 市場区分: | モバイル |
| 状態Conditon: | 進水させる | 開始時間: | 2010年1月7日 |
| 石版印刷: | 32Nm | 条件を使用して下さい: | PC/Client/Tablet |
| ハイライト: | ラップトップの破片,移動式プロセッサのラップトップ |
||
ラップトップCPUプロセッサ、I5-520MのSLBU3 （2.4GHzまでの3MB隠し場所、）中心I5の遺産シリーズ-ノート プロセッサ
中心i5-520Mは2.4からの2.93 GHzへラップトップそして時計のための二重中心CPUです。各中心はNehalem （Westmere）のマイクロ建築に基づいています。Hyperthreadingは二重中心CPUが4本の糸をすぐに扱うことを可能にします（パイプラインのよりよい使用法のために）。より速い中心i7-620M、520Mの特徴と比較される3 MBのレベル3だけの隠し場所およびより低いクロック速度（CPUおよびGPU）。
新しい中心i5-520Mの特徴はGMA HDおよび記憶コントローラーと呼ばれる統合されたグラフィックス・カードです。両方ともCPUが新しい32nmプロセスで既に製造される死ぬ一方まだ45nmで製造される別に死にますあります。
i5 520Mの性能はにターボ倍力が中心2のデュオT9500がそして原因で、単一の通された適用よりよい動かすより平均速いあります。従って最高が中心2のデュオのCPUの時間を記録し、ほとんどの賭博を扱うべきで、そしてマルチメディアが私達に任せると、中心i5-520Mは速くあります
型式番号の命名規則:
| |
| I5 | プロセッサ家族:中心i5 |
| - | |
| プロセッサの生成:第一世代（Nehalem/Westmere） | |
| 5 | 性能の区分:中間クラスの二重中心のCPU |
| 20 | 特徴/性能の鑑定器 |
| 付加的な特徴:余分特徴無し | |
| M | プロセッサの市場:消費者可動装置の市場 |
プロセッサ数i5-520M:
| プロセッサ数 | i5-520M | |
| 家族 | 中心i5の可動装置 | |
| 技術（ミクロン） | 0.032 | |
| プロセッサ スピード（GHz） | 2.4 | |
| L2隠し場所のサイズ（KB） | 512 | |
| L3隠し場所のサイズ（MB） | 3 | |
| 中心の数 | 2 | |
| EM64T | 支えられる | |
| HyperThreadingの技術 | 支えられる | |
| 仮想化の技術 | 支えられる | |
| SpeedStepの高められた技術 | 支えられる | |
| 実行ディスエイブル ビット特徴 | 支えられる | |
| ||
| タイプ | CPU/マイクロプロセッサ | |
| 市場区分 | 移動式 | |
| 家族 | Intelの中心i5の可動装置 | |
| 型式番号 | i5-520M | |
| 頻度 | 2400のMHz | |
| ターボ最高の頻度 | 2933のMHz （1つの中心） 2667のMHz （2つの中心） | |
| 低い電力の頻度 | 1200のMHz | |
| バス速度 | 2.5 GT/s DMI | |
| 時計の乗数 | 18 | |
| パッケージ | マイクロFCPGA 988ピン（rPGA988A） | |
| ソケット | ソケットG1/rPGA988A | |
| サイズ | 1.48の」x 1.48」の/3.75cm x 3.75cm | |
| 序論年紀 | 2010年1月7日 | |
| 終りの生命日付 | 囲まれたプロセッサのための最後の順序の日付は2012年10月19日です 囲まれたプロセッサのための最後の郵送物の日付は2013年1月18日です | |
| ||
| Microarchitecture | Westmere | |
| プラットホーム | Calpella | |
| プロセッサの中心 | Arrandale | |
| 中心のsteppings | C2 （Q3GB、SLBNB） K0 （Q4CN、SLBU3） | |
| CPUIDs | 20652 （Q3GB、SLBNB） 20655 （Q4CN、SLBU3） | |
| 製造工程 | 0.032ミクロン 382，000,000のトランジスター（CPUは死にます） 177，000,000のトランジスター（IMC/グラフィックは死にます） | |
| 死んで下さい | 81mm2 （CPUは死にます） 114mm2 （IMC/グラフィックは死にます） | |
| データ幅 | 64ビット | |
| CPUの中心の数 | 2 | |
| 糸の数 | 4 | |
| 浮動小数点の単位 | 統合された | |
| レベル1隠し場所のサイズ | 2のx 32 KBの4方法一定の連想指示の隠し場所 2のx 32 KBの8方法一定の連想データ隠し場所 | |
| レベル2キャッシュ サイズ | 2のx 256 KBの8方法一定の連想隠し場所 | |
| レベル3の隠し場所のサイズ | 3つのMBの12方法一定の連想共用隠し場所 | |
| 物理メモリ | 8 GB | |
| 多重プロセシング | 支えられない | |
| 特徴 | § MMXの指示 | |
| 低い電力の特徴 | §の糸のC1、C3およびC6状態 | |
| ||
| 統合されたグラフィック | GPUのタイプ:HD （Westmere） 基礎頻度（MHz）:500 最高の頻度（MHz）:766 支えられた表示の数:2 | |
| 記憶コントローラー | コントローラーの数:1 記憶チャネル:2 チャネルの幅（ビット）:64 支えられた記憶:DDR3-800、DDR3-1066 最高の記憶帯域幅（GB/s）:17.1 支えられるECC:いいえ | |
| 他のペリフェラル | §直接媒体インターフェイス | |
| ||
| V中心 | 0.8V - 1.4V （高周波モード） 0.775V - 1V （低頻度モード） | |
| 最低/最高使用可能温度 | 0°C - 105°C | |
| 最高の電力損失 | 3.8ワット（C6州の）/67.2のTDPワット（ピーク、CPUの中心だけ） 44.8ワット（支えられる、CPUの中心だけ） | |
| 熱設計力 | 35ワット（パッケージ） 25ワット（CPUの中心） 12.5ワット（グラフィックの中心） | |
