| 証明: | Original Parts |
|---|---|
| モデル番号: | E5-2696V4 SR2J0 |
| 最小注文数量: | 1 部分 |
| 価格: | Negotiation |
| パッケージの詳細: | 10cm x 10cm x 5cm |
| 受渡し時間: | 3-5 日 |
| 支払条件: | T/T、PayPal、ウェスタン・ユニオン、条件付捺印証書および他 |
| 供給の能力: | 500 1 ヶ月 |
| プロセッサ数: | E5-2696V4 | プロダクト コレクション: | XeonプロセッサE5 v4家族 |
|---|---|---|---|
| 記号名: | 以前プロダクトBroadwell | 縦の区分: | サーバ |
| ステータス: | 進水させる | 進水の日付: | Q1'16 |
| 石版: | 14Nm | 条件を使用して下さい: | サーバー/企業 |
| ハイライト: | 賭博のためのサーバーCPU,サーバー マイクロプロセッサ |
||
Xeon E5-2696 v4は2016年にIntelによって導入される64ビットのdocosa中心x86マイクロプロセッサです。このサーバーMPUは2S環境のために設計されています。単一の活動的な中心のための3.7 GHzのターボboostfrequencyの2.2 GHzで作動して、このMPUに150 WのTDPがあり、プロセス14 nmで製造されたです（Broadwellに基づいて）。
| タイプ | CPU/マイクロプロセッサ |
| 市場区分 | サーバー |
| 家族 | |
| 型式番号 | |
| 頻度 | 2300のMHz |
| バス速度 | 5 GT/s DMI |
| 時計の乗数 | 23 |
| パッケージ | 2011土地のフリップ破片の土地の格子配列 |
| ソケット | ソケット2011-3年/R3/LGA2011-3 |
| サイズ | 2.07" xの2.01"/5.25cm x 5.1cm |
建築/Microarchitecture:
| Microarchitecture | Haswell |
| プラットホーム | Grantley EP |
| プロセッサの中心 | Haswell EP |
| CPUID | 306F2 （SR1XK） |
| 製造工程 | 0.022ミクロン |
| データ幅 | 64ビット |
| CPUの中心の数 | 18 |
| 糸の数 | 36 |
| 浮動小数点の単位 | 統合された |
| レベル1隠し場所のサイズ | 18のx 32 KBの8方法一定の連想指示の隠し場所 18のx 32 KBの8方法一定の連想データ隠し場所 |
| レベル2キャッシュ サイズ | 18のx 256 KBの8方法一定の連想隠し場所 |
| レベル3の隠し場所のサイズ | 45のMBの20方法一定の連想共用隠し場所 |
| 多重プロセシング | 2台までのプロセッサ |
| 延長および技術 |
|
| 低い電力の特徴 | SpeedStepの高められた技術 |
| 統合されたペリフェラル/部品 | |
| 統合されたグラフィック | どれも |
| 記憶コントローラー | コントローラーの数:2 コントローラーごとの記憶チャネル:2 支えられた記憶:DDR4 |
| 他のペリフェラル |
|
統合されたペリフェラル/部品:
| 統合されたグラフィック | どれも |
| 記憶コントローラー | コントローラーの数:2 コントローラーごとの記憶チャネル:2 支えられた記憶:DDR4 |
| 他のペリフェラル |
|
