| モジュール数: | I5-7200U | 家族: | 第7世代別中心i5プロセッサ |
|---|---|---|---|
| 暗号名: | 以前プロダクトKaby湖 | 市場区分: | モバイル |
| ステータス: | 進水させる | 進水の日付: | Q3'16 |
| 石版印刷: | 14Nm | 条件を使用して下さい: | ノートブック |
| ハイライト: | 移動式中心プロセッサ,移動式マイクロプロセッサ |
||
モバイル機器プロセッサI5-7200U SR2ZU (3Mは3.1GHzまで、貯蔵します) - I5プロセッサ シリーズ移動式/Notebook CPUの芯を取って下さい
ザ・コアi5-7200UはKaby Lakearchitectureの二重中心プロセッサです。それは2.5 - 3.1 GHzで時間を記録される2つのCPUの中心を提供し、4本までの糸をすぐに使用するためにHyperThreadingを統合します。Skylakeの生成と比較される建築相違は幾分小さいです従って1 MHzあたり性能は非常に類似しています。SoCはデュアル・チャネルDDR4記憶コントローラーおよびIntel HDのグラフィック620のグラフィックス・カードを含んでいます(300 - 1000のMHzで時間を記録される)。それはIntelの改善された14nm FinFETプロセスで製造されます。古いSkylakeによって基づく中心i5-6200Uと比較されて、i5-7200Uは300のMHzのより高いクロック速度を提供します。
| プロセッサ数 | i5-7200U |
| 家族 | 中心i5の可動装置 |
| 技術(ミクロン) | 0.014 |
| プロセッサ スピード(GHz) | 2.5 |
| L2隠し場所のサイズ(KB) | 512 |
| L3隠し場所のサイズ(MB) | 3 |
| 中心の数 | 2 |
| EM64T | 支えられる |
| HyperThreadingの技術 | 支えられる |
| 仮想化の技術 | 支えられる |
| SpeedStepの高められた技術 | 支えられる |
| 実行ディスエイブル ビット特徴 | 支えられる |
| タイプ | CPU/マイクロプロセッサ |
| 市場区分 | 移動式 |
| 家族 |
|
| 型式番号 |
|
| 頻度 | 2500のMHz |
| ターボ最高の頻度 | 3100のMHz (1つか2つの中心) |
| 時計の乗数 | 25 |
| パッケージ | 1356ボールBGA |
| ソケット | BGA1356 |
| サイズ | 1.65の」xの0.94"/4.2cm x 2.4cm |
| 序論年紀 | 2016年8月30日 |
| Microarchitecture | Kaby湖 |
| プロセッサの中心 | Kaby湖U |
| 中心のステップ | H0 (SR2ZU、SR342) |
| 製造工程 | 0.014ミクロン |
| データ幅 | 64ビット |
| CPUの中心の数 | 2 |
| 糸の数 | 4 |
| 浮動小数点の単位 | 統合された |
| レベル1隠し場所のサイズ | 2のx 32 KBの8方法一定の連想指示の隠し場所 2のx 32 KBの8方法一定の連想データ隠し場所 |
| レベル2キャッシュ サイズ | 2のx 256 KBの4方法一定の連想隠し場所 |
| レベル3の隠し場所のサイズ | 3つのMBの12方法一定の連想共用隠し場所 |
| 物理メモリ | 32 GB |
| 多重プロセシング | 支えられない |
| 延長および技術 |
|
| 低い電力の特徴 | SpeedStepの高められた技術 |
統合されたペリフェラル/部品:
| 表示制御装置 | 3つの表示 |
| 統合されたグラフィック | GPUのタイプ:Intel HD 620 Microarchitecture:GEN 9 LP 基礎頻度(MHz):300 最高の頻度(MHz):1000 |
| 記憶コントローラー | コントローラーの数:1 記憶チャネル:2 支えられた記憶:DDR3L-1600、LPDDR3-1866、DDR4-2133 最高の記憶帯域幅(GB/s):34.1 |
| 他のペリフェラル | PCIは3.0インターフェイス表現します(12の車線)を |
電気/熱変数:
| 最高使用可能温度 | 100°C |
| 熱設計力 | 15ワット |