卓上コンピュータLPDDR3 BGA178の貯蔵のためのH9CCNNN8JTALAR 8Gbのランダム アクセス メモリ

ドラムのメモリー チップH9CCNNN8JTALAR 8Gb LPDDR3 BGA178のメモリー チップの貯蔵

H9CCNNN8JTALAR

特徴:

[FBGA]

[LPDDR3]

• VDD1 = 1.8V （1.7Vへの1.95V）
• VDD2、VDDCAおよびVDDQ = 1.2V （1.30への1.14V）
• HSUL_12インターフェイス（高速未終了の論理1.2V）
• 命令、住所およびデータ・バスのための二重データ転送速度の建築;
  - CS_n、CKEを除くすべての制御そして住所は時計の落ちる上がり、端で掛け金を降ろしました
  - CS_n、CKEは時計の上昇端で掛け金を降ろしました
  - 時計サイクルごとの2データ・アクセス
• 差動クロックの入力（CK_t、CK_c）
• 二方向の差動データ ストロボ（DQS_t、DQS_c）
  - 源同期データ トランザクションは二方向の差動データ ストロボ（DQS_t、DQS_c）に一直線に並びました
  - データ出力はデータ ストロボ（DQS_t、DQS_c）の端に時読込み操作一直線に並びました
  - データ入力はデータ ストロボ（DQS_t、DQS_c）の中心に操作を書きなさい時一直線に並びました
• DMのマスクはデータ ストロボの落ちる上がり、端でデータを書きます
• プログラム可能なRL （読まれた潜伏）およびWL （潜伏を書いて下さい）
• プログラム可能な破烈の長さ:8
• 自動車は新たになり、自己は支えられて新たになります
• すべては自動車を新たになります取引し、銀行自動車1台あたりに支えられる新たにして下さい
• 自動TCSR （温度によって償われる自己は新たになります）
• 銀行マスクおよび区分のマスクによるPASR （部分的な配列の自己は新たになります）
• DS （ドライブ強さ）
• DPD （深い力）
• ZQ （口径測定）
• ODT （で終了は死にます